PPC                52 core/vm-ppc.c    PPC(ins, a, b, c >> 8, c)
PPC                54 core/vm-ppc.c    PPC(ins, a, 0, b >> 8, b)
PPC                60 core/vm-ppc.c    PPC(31, b, a, (b << 3) | 0x3, 0x78); // or rA,rB,rB
PPC                62 core/vm-ppc.c    PPC(31, REG(op.a), REG(op.a), 0x0e, 0x70); /* srawi rA,rA,1 */ \
PPC                63 core/vm-ppc.c    PPC(31, REG(op.b), REG(op.b), 0x0e, 0x70) /* srawi rB,rB,1 */
PPC                67 core/vm-ppc.c    PPC(21, REG(op.a), REG(op.a), 0x08, 0x3c); /* rlwin rA,rA,1,0,30 */ \
PPC                69 core/vm-ppc.c    PPC(21, REG(op.b), REG(op.b), 0x08, 0x3c); /* rlwin rB,rB,1,0,30 */ \
PPC                73 core/vm-ppc.c    PPC(31, 7 << 2, REG(op.a), REG(op.b) << 3, 0x40); /* cmplw cr7,rA,rB */ \
PPC               190 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x2, 0x14); // add rA,rA,rB
PPC               197 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.b), REG(op.a) << 3, 0x50); // subf rA,rA,rB
PPC               204 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x1, 0xD6); // mullw rA,rA,rB
PPC               211 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rA,rA,rB
PPC               218 core/vm-ppc.c      PPC(31, REG_TMP, REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rD,rA,rB
PPC               219 core/vm-ppc.c      PPC(31, REG_TMP, REG_TMP, REG(op.b) << 3 | 0x1, 0xD6); // mullw rD,rD,rB
PPC               220 core/vm-ppc.c      PPC(31, REG(op.a), REG_TMP, REG(op.a) << 3, 0x50); // subf rA,rD,rA
PPC               229 core/vm-ppc.c      PPC(14, REG(op.b), REG(op.b), 0xFF, 0xFF); // addi rD,rD,-1
PPC               230 core/vm-ppc.c      PPC(11, 7 << 2, REG(op.b), 0, 0); // cmpwi cr7,rD,0x0
PPC               232 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG_TMP << 3 | 0x1, 0xD6); // mullw rA,rA,rA
PPC               273 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3, 0x30); // slw rA,rA,rB
PPC               280 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x6, 0x30); // sraw rA,rA,rB
PPC               314 core/vm-ppc.c    PPC(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0
PPC               320 core/vm-ppc.c    PPC(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0