REG               242 core/compile.c #define PN_ASM_DEBUG(REG, T) REG = potion_source_debug(P, f, T, REG)
REG                63 core/vm-arm.c    ARM(31, REG(op.a), REG(op.a), 0x0e, 0x70); /* srawi rA,rA,1 */ \
REG                64 core/vm-arm.c    ARM(31, REG(op.b), REG(op.b), 0x0e, 0x70) /* srawi rB,rB,1 */
REG                68 core/vm-arm.c    ARM(21, REG(op.a), REG(op.a), 0x08, 0x3c); /* rlwin rA,rA,1,0,30 */ \
REG                69 core/vm-arm.c    ARM3(24, REG(op.a), REG(op.a), 1); /* ori rA,1 */ \
REG                70 core/vm-arm.c    ARM(21, REG(op.b), REG(op.b), 0x08, 0x3c); /* rlwin rB,rB,1,0,30 */ \
REG                71 core/vm-arm.c    ARM3(24, REG(op.b), REG(op.b), 1); /* ori rB,1 */
REG                74 core/vm-arm.c    ARM(31, 7 << 2, REG(op.a), REG(op.b) << 3, 0x40); /* cmplw cr7,rA,rB */ \
REG                76 core/vm-arm.c    ARM2(14, REG(op.a), PN_TRUE); /* li rA,TRUE */ \
REG                78 core/vm-arm.c    ARM2(14, REG(op.a), PN_FALSE); /* li rA,FALSE */
REG               125 core/vm-arm.c    ARM_MOV(REG(op.a), REG(op.b)); // li rA,B
REG               130 core/vm-arm.c    ARM2(14, REG(op.a), op.b); // li rA,B
REG               136 core/vm-arm.c    ARM2(15, REG(op.a), val >> 16); // lis rA,B
REG               137 core/vm-arm.c    ARM3(24, REG(op.a), REG(op.a), val); // ori rA,B
REG               145 core/vm-arm.c    ARM3(32, REG(op.a), 30, RBP(op.b)); // lwz rA,-B(rsp)
REG               150 core/vm-arm.c    ARM3(36, REG(op.a), 30, RBP(op.b)); // stw rA,-B(rsp)
REG               191 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x2, 0x14); // add rA,rA,rB
REG               198 core/vm-arm.c      ARM(31, REG(op.a), REG(op.b), REG(op.a) << 3, 0x50); // subf rA,rA,rB
REG               205 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x1, 0xD6); // mullw rA,rA,rB
REG               212 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rA,rA,rB
REG               219 core/vm-arm.c      ARM(31, REG_TMP, REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rD,rA,rB
REG               220 core/vm-arm.c      ARM(31, REG_TMP, REG_TMP, REG(op.b) << 3 | 0x1, 0xD6); // mullw rD,rD,rB
REG               221 core/vm-arm.c      ARM(31, REG(op.a), REG_TMP, REG(op.a) << 3, 0x50); // subf rA,rD,rA
REG               229 core/vm-arm.c      ARM_MOV(REG_TMP, REG(op.a)); // mov rD,rB
REG               230 core/vm-arm.c      ARM(14, REG(op.b), REG(op.b), 0xFF, 0xFF); // addi rD,rD,-1
REG               231 core/vm-arm.c      ARM(11, 7 << 2, REG(op.b), 0, 0); // cmpwi cr7,rD,0x0
REG               233 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG_TMP << 3 | 0x1, 0xD6); // mullw rA,rA,rA
REG               274 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG(op.b) << 3, 0x30); // slw rA,rA,rB
REG               281 core/vm-arm.c      ARM(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x6, 0x30); // sraw rA,rA,rB
REG               315 core/vm-arm.c    ARM(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0
REG               321 core/vm-arm.c    ARM(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0
REG               339 core/vm-arm.c    ARM_MOV(3, REG(op.a)); // or r3,rA,rA
REG                62 core/vm-ppc.c    PPC(31, REG(op.a), REG(op.a), 0x0e, 0x70); /* srawi rA,rA,1 */ \
REG                63 core/vm-ppc.c    PPC(31, REG(op.b), REG(op.b), 0x0e, 0x70) /* srawi rB,rB,1 */
REG                67 core/vm-ppc.c    PPC(21, REG(op.a), REG(op.a), 0x08, 0x3c); /* rlwin rA,rA,1,0,30 */ \
REG                68 core/vm-ppc.c    PPC3(24, REG(op.a), REG(op.a), 1); /* ori rA,1 */ \
REG                69 core/vm-ppc.c    PPC(21, REG(op.b), REG(op.b), 0x08, 0x3c); /* rlwin rB,rB,1,0,30 */ \
REG                70 core/vm-ppc.c    PPC3(24, REG(op.b), REG(op.b), 1); /* ori rB,1 */
REG                73 core/vm-ppc.c    PPC(31, 7 << 2, REG(op.a), REG(op.b) << 3, 0x40); /* cmplw cr7,rA,rB */ \
REG                75 core/vm-ppc.c    PPC2(14, REG(op.a), PN_TRUE); /* li rA,TRUE */ \
REG                77 core/vm-ppc.c    PPC2(14, REG(op.a), PN_FALSE); /* li rA,FALSE */
REG               124 core/vm-ppc.c    PPC_MOV(REG(op.a), REG(op.b)); // li rA,B
REG               129 core/vm-ppc.c    PPC2(14, REG(op.a), op.b); // li rA,B
REG               135 core/vm-ppc.c    PPC2(15, REG(op.a), val >> 16); // lis rA,B
REG               136 core/vm-ppc.c    PPC3(24, REG(op.a), REG(op.a), val); // ori rA,B
REG               144 core/vm-ppc.c    PPC3(32, REG(op.a), 30, RBP(op.b)); // lwz rA,-B(rsp)
REG               149 core/vm-ppc.c    PPC3(36, REG(op.a), 30, RBP(op.b)); // stw rA,-B(rsp)
REG               190 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x2, 0x14); // add rA,rA,rB
REG               197 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.b), REG(op.a) << 3, 0x50); // subf rA,rA,rB
REG               204 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x1, 0xD6); // mullw rA,rA,rB
REG               211 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rA,rA,rB
REG               218 core/vm-ppc.c      PPC(31, REG_TMP, REG(op.a), REG(op.b) << 3 | 0x3, 0xD6); // divw rD,rA,rB
REG               219 core/vm-ppc.c      PPC(31, REG_TMP, REG_TMP, REG(op.b) << 3 | 0x1, 0xD6); // mullw rD,rD,rB
REG               220 core/vm-ppc.c      PPC(31, REG(op.a), REG_TMP, REG(op.a) << 3, 0x50); // subf rA,rD,rA
REG               228 core/vm-ppc.c      PPC_MOV(REG_TMP, REG(op.a)); // mov rD,rB
REG               229 core/vm-ppc.c      PPC(14, REG(op.b), REG(op.b), 0xFF, 0xFF); // addi rD,rD,-1
REG               230 core/vm-ppc.c      PPC(11, 7 << 2, REG(op.b), 0, 0); // cmpwi cr7,rD,0x0
REG               232 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG_TMP << 3 | 0x1, 0xD6); // mullw rA,rA,rA
REG               273 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3, 0x30); // slw rA,rA,rB
REG               280 core/vm-ppc.c      PPC(31, REG(op.a), REG(op.a), REG(op.b) << 3 | 0x6, 0x30); // sraw rA,rA,rB
REG               314 core/vm-ppc.c    PPC(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0
REG               320 core/vm-ppc.c    PPC(11, 7 << 2, REG(op.a), 0, PN_FALSE); // cmpwi cr7,rA,0x0
REG               338 core/vm-ppc.c    PPC_MOV(3, REG(op.a)); // or r3,rA,rA